(포탈뉴스) 과학기술정보통신부는 6월 1일 한국전자통신연구원에서 ‘반도체 설계 검증 인프라 활성화 사업’ 추진을 위한 협약식과 현판식 등을 개최하며, ‘차별화된 반도체 설계 인재양성을 위한 설계검증 서비스’의 본격 착수를 알렸다. 이는 윤석열 대통령이 작년 6월 국무회의에서 “반도체 산업은 우수한 인재를 키워내는 것이 핵심이므로, 전 부처가 인재양성을 위해 특단의 노력을 기울여 달라”는 지시에 대한 후속 조치 중 하나이다.

반도체 설계 전공 학부생・대학원생은 이 서비스를 통해 올해부터 자신이 설계한 칩(Chip)을 제작하여 검증할 수 있는 기회가 생겼다. 학생들이 설계한 반도체 칩의 제작을 신청하면, 한국전자통신연구원・서울대학교・대구경북과학기술원이 운영하는 반도체 팹(Fab)에서 500nm CMOS(상보형 금속 산화막 반도체) 기술을 이용한 반도체 칩이 제작되고 패키징 되어 설계를 수행한 학생에게 제공될 예정이다. 이를 통해 학생들은 자신의 칩(Chip)이 설계한 대로 동작하는지 직접 측정 및 분석을 통해 검증할 수 있게 된다.

그 간 반도체 설계를 공부하는 학부생을 위한 칩 제작 기회는 사실상 없었다. 석・박사 과정의 대학원생도 주로 상용 파운드리에서 칩 제작을 의뢰하고 있는 상황이다. 하지만 이마저도 비싼 가격과 오랜 대기시간, 부족한 피드백 등의 한계가 있어 대다수의 학생들이 칩 제작 기회를 갖기 어렵다. 또한, 전문 파운드리에서 제공하는 피디케이(PDK, Process Design Kits)는 설계자가 알아야 하는 정보로 학생들이 배워야 한다. 그러나 피디케이(PDK)는 비밀유지계약 하에서 제공되기 때문에, 학부생들에게 제공되기 어렵고 수업에서도 사용되기 어렵다.

이러한 이슈들을 해결하기 위해 국내에서 최초로 시도하는 내 칩(My Chip) 제작 서비스는 국내 공공 팹(Fab)을 활용하여 학부생・대학원생에게 무료로 신속하게 칩을 제작해주고, 관련 사항을 빠르게 피드백할 수 있는 체계로 추진된다. 과기정통부는 본 사업이 실전 역량을 갖춘 설계 인재를 양성하는 매우 실효적인 교육 모델이어서 적극 지원한다는 방침이다.

학생들을 위한 반도체 설계 검증서비스는 지난달 5월 사업 참여기관이 확정됐으며, 서비스 준비를 거쳐 올해 4/4분기에 시범 서비스를 1회 제공할 예정이다. 향후 24년부터 27년까지 4년 간 매년 6~12회 이상의 설계검증 서비스를 제공하는 것을 목표로 하고 있다. 이를 토대로 앞으로 매년 500~1,000명 이상의 설계 전공 학생들이 칩 제작 혜택을 받을 수 있을 것으로 예측된다.

과기정통부 이종호 장관은 “반도체 기술패권 경쟁이 치열한 상황에서, 반도체 인재 양성은 매우 중요하다.”면서 “우리나라가 보다 효율적으로 시스템 반도체 경쟁력을 확보하기 위해서는 경쟁국과 차별화된 방안을 적극적으로 도입해야 한다면서, 동 사업이 그런 사업 중의 하나로 이를 통해 뛰어난 인재가 양성될 수 있도록 최선을 다하겠다”고 밝혔다.

참고로 올해 실시하는 설계검증 시범 서비스를 받고자 희망하는 반도체 설계 분야 학생 및 교수들은 국가나노인프라협의체에 문의하면 된다.

[뉴스출처 : 과학기술정보통신부]